Sistemas relacionados
Torre Precision 7920
Torre Precision 7820
Torre PrecisionEn esta publicación, se proporciona información sobre una nueva función proporcionada como una opción de configuración del BIOS en la generación anterior de estaciones de trabajo Precision.
Información preliminarA todos los dispositivos PCIe (incluidos los puertos raíz, los conmutadores y los terminales) se les deben asignar números de bus durante la POST del sistema (antes de que se inicie el sistema operativo). El propósito es proporcionar al software del sistema (sistema operativo, controladores de dispositivos, aplicaciones, etc.) una forma enumerada de direccionar los dispositivos PCIe. La arquitectura actual del sistema proporciona un máximo de 256 números de bus y requiere que se asignen entre las ranuras PCIe.
Las tarjetas complementarias PCIe típicas con un único dispositivo de terminal consumirán solo un número de bus. Sin embargo, algunas tarjetas pueden consumir muchas más. Estas incluyen tarjetas con varias funciones o tarjetas puente que se conectan al chasis de expansión PCIe externo. Además, las tarjetas que admiten dispositivos de conexión en caliente (como Thunderbolt) requieren que se reserven números de bus para los dispositivos que se puedan conectar al sistema más adelante, después de que se complete la POST y se ejecute el sistema operativo.
ImplementaciónA fin de proporcionar flexibilidad para adaptarse a muchas configuraciones diferentes del cliente final, se proporciona una opción de configuración del BIOS que permite a los clientes seleccionar un esquema de asignación de números de bus PCIe preferido. La opción se encuentra en el menú "Advanced Configurations" y se titula "PCIe Bus Allocation". Hay cinco opciones, que se detallan a continuación.
Optimizar para Thunderbolt
Tenga en cuenta que la asignación del número de bus es para la enumeración de software y no se relaciona con el número físico de carriles PCIe proporcionados a cada RANURA. La asignación de números de bus no afecta el rendimiento.
Detalles adicionalesEn las siguientes tablas, se muestra la asignación del bus PCIe para cada implementación.
RANURA 1 | 44 | 66 | 18 | 18 | 10 |
RANURA 2 | 46 | 12 | 42 | 20 | 12 |
RANURA 3 | 10 | 12 | 10 | 10 | 10 |
RANURA 4 | 46 | 66 | 75 | 129 | 177 |
RANURA 5 | 11 | 65 | 11 | 11 | 11 |
SLOT6_CPU1 | 44 | 12 | 46 | 36 | 12 |
SLOT7_CPU1 | 44 | 12 | 42 | 20 | 12 |
Predeterminado | OTC | Opción 1 | Opción 2 | Opción 3 |
---|
RANURA 1 | 65 | 66 | 18 | 18 | 10 | |
RANURA 2 | 67 | 12 | 90 | 20 | 12 | |
RANURA 3 | 11 | 12 | 11 | 11 | 11 | |
RANURA 4 | 67 | 66 | 91 | 161 | 177 | |
RANURA 5 | 11 | 65 | 11 | 11 | 11 | |
Predeterminado | OTC | Opción 1 | Opción 2 | Opción 3 |
---|
RANURA 1 | 76 | 66 | 18 | 18 | 10 |
RANURA 2 | 78 | 44 | 86 | 20 | 12 |
RANURA 3 | 10 | 12 | 10 | 10 | 10 |
RANURA 4 | 78 | 66 | 128 | 194 | 210 |
RANURA 5 | 11 | 65 | 10 | 10 | 10 |
Predeterminado | OTC | Opción 1 | Opción 2 | Opción 3 |
---|